北京艾捷科芯科技有限公司

本申请提供了一种用于大语言模型推理的内存热管理方法及系统，可以应用于集成电路芯片热管理技术领域。该方法应用于逻辑芯片，逻辑芯片包括神经热控制器，神经热控制器为独立于图形处理单元主执行核心的专用硬件部件，包括：通过神经热控制器的状态聚合接口聚合状态向量；将状态向量作为强化学习策略网络的输入进行前向传播计算，生成一组离散控制动作各自对应的概率分布；根据概率分布从一组离散控制动作中选择目标控制动作；通过硬件中断向内存控制器发出目标控制动作对应的硬件命令，以改变大语言模型工作负载在三维堆叠动态随机存取存储器中的物理执行状态。

本发明提供了一种用于多处理器系统的硬件同步与数据规约装置及其方法。其中所述装置包括多个同步器；每个同步器包括：处理器加权计数器，用于记录参与当前同步操作的处理器加权和；处理器状态标志位，用于记录参与当前同步操作的处理器的到达状态、处理器权重及其标识信息；所述装置被配置为：接收处理器发送的同步请求，所述同步请求包括同步器标识信息，并根据所述同步器标识信息确定对应的同步器；对各处理器提供的数据执行规约计算；根据所述处理器状态标志位及处理器加权计数器判断参与处理器的加权和是否满足同步完成条件，并在满足时输出同步标志和规约结果。本发明通过在硬件层面引入同步器机制，实现同步控制与规约计算的一体化处理。

本发明提供了一种跨时钟域命令传输装置及其方法。其中所述装置用于将命令从写时钟域传输至读时钟域，所述写时钟域与所述读时钟域的时钟频率比为N1:N2，其中N1和N2均为大于等于1的整数，所述装置包括：异步FIFO，其写入端由所述写时钟域驱动进行写入操作，读出端由所述读时钟域驱动进行读出操作；至少一个节流控制单元，设置于写入侧和/或读出侧，用于根据所述频率比N1:N2对所述异步FIFO的写入操作和/或读出操作进行周期性控制，以使所述写时钟域中相邻命令之间的时钟周期间隔在经所述异步FIFO传输至所述读时钟域后被对应保持。本发明有效实现了跨时钟域命令传输过程中命令间时钟周期间隔的保持，同时兼顾低延迟启动、空闲期低功耗以及高带宽稳定传输。