中国航空无线电电子研究所

本发明公开了一种FPGA关键数据的自校验和恢复装置，包括3个关键数据寄存器、3个错误检查和纠正模块和一个对比与恢复模块；输入的关键数据会分别存放在3个关键数据寄存器中；错误检查和纠正模块用于校验和恢复单个关键数据寄存器中的单比特的错误；三个经过错误检查和纠正模块校验的关键数据进入对比与恢复模块中，先对三个关键数据进行两两对比，根据对比结果采取对应的措施。本发明可极大的减小FPGA中存储的关键数据遭受SEU/MBU而引起的关键数据失效的概率，满足高可靠性民机航电产品中的安全性指标要求。

本发明提供一种嵌入式实时系统汉字绘制纹理压缩与动态加载方法和装置，采用双阶段流水线：离线预构建阶段：在开发主机上对字库进行一次性处理，通过字形复杂度评估与自适应压缩生成优化后的字库文件及索引数据结构，存储于嵌入式设备非易失性存储介质。运行时加载绘制阶段：在嵌入式设备端，根据应用层发出的字符绘制请求，通过索引表按需加载对应字形块至内存缓存，利用GPU硬件解压能力将压缩纹理直接上传显存，实现零CPU解压开销的字符绘制。两大阶段通过字形块索引表耦联，形成“一次预构建、多次按需加载”的高效工作模式。

本发明提供一种适用于复杂数据传输的SRIO_PCIe协议转换系统及方法。所述系统包括PCIe向SRIO协议转换桥、SRIO向PCIe协议转换桥，可以实现国产CPU在没有SRIO接口的情况下，与DSP等通导波形关键组件的高速互联。同时，协议转换桥具备一定的通用性和扩展性，使得在某些场合可以使用基于SRIO的协议转换桥替代PCIe成为机箱或模块内部的主干总线，控制各类AXI IP。总体上，SRIO具备逻辑资源消耗少、不依赖FPGA硬核、延时低、自主可控等优势。