원래 이름 기록: 鼎道智芯（上海）半导体有限公司

本公开提供了一种缓存系统的验证方法和验证装置，缓存系统的验证方法包括：在第一验证阶段，构建访问属性组件资源池；所述访问属性组件资源池包括多个访问属性组件，所述访问属性组件对应于所述缓存控制器的访问属性；对所述缓存系统中的缓存控制器执行多次第一访问测试；在所述第一访问测试中，调用所述访问属性组件资源池中的至少一个所述访问属性组件对所述缓存控制器的访问属性进行验证。

本申请公开了一种编码器、编码方法和处理芯片，涉及信息处理领域，该编码器，包括：生成模块和编码模块，生成模块，用于从内存获取预设算子参数，依据所述预设算子参数，按照编码周期依次迭代生成各编码周期的目标算子参数，所述预设算子参数与任意两个相邻编码周期的目标算子变化量相关；编码模块，用于接收当前编码周期的第一待编码向量，所述第一待编码向量中包含至少两个元素；依据预设编码规则和当前周期对应的所述目标算子参数，对所述第一待编码向量中的各元素进行编码，得到所述第一待编码向量的编码结果。

本申请公开了一种封装基板以及芯片封装结构，封装基板包括层叠的若干导电层；若干导电层中至少一层作为接地层，接地层包括第一区域金属层和第二区域金属层，第二区域金属层位于第一区域金属层的内部镂空处且与第一区域金属层之间具有绝缘间隙；用于接地的第一导电结构；用于连接电源的第二导电结构；在接地层，第一导电结构均与第一区域金属层电连接，第二区域金属层与多个第二导电结构电连接，至少两个第二导电结构之间的间距大于第二导电结构的横向尺寸；在同一接地层，间距小于设定阈值的两个第二导电结构之间基于第二区域金属层电连接；间距大于设定阈值的两个第二导电结构基于第二区域金属层连接，第二导电结构的连线路径上无第一导电结构。