一种用于减小数字电路漏电电路
本申请提供了一种用于减小数字电路漏电电路,本申请通过将PMOS器件的衬底电压进行偏置,使其电压高于第一电源的电压,增加背栅效应使得PMOS的阈值电压增大以降低漏电,同时将NMOS管组的源极连接的第一接地端的电位抬高,使其高于第二接地端电位,这样NMOS管组的衬底和源极之间的电位差也为负数,同样可以使NMOS管组的阈值电压增大,这种方式可以保证整个数字电路本体工作在安全电压的范围,不会面临这个电路被击穿风险。
APPLICANTS
원본 출원인 이름 및 가져온 특허의 원래 이름 필드를 확인합니다.
이름 기준 검색 결과이며 법적 주체의 동일성을 확인한 것이 아닙니다. 동명인·조직, 별칭 및 이전 이름을 자동 통합하지 않습니다.
원래 이름 필드 전체와 정확히 일치하는 기록입니다. 여러 출원인 또는 다른 역할의 당사자가 포함될 수 있습니다. 이름 경계와 법적 주체는 미확인이며 구두점을 분리하지 않습니다.
색인된 특허 기록 2건
특허 건수는 이 사이트에 수록된 중복 없는 특허 기록 수이며 출원인의 전체 특허 수가 아닙니다. 공동 명의 문자열은 단일 기업을 뜻하지 않습니다.
검증된 수록 기간과 마지막 가져오기 시간은 현재 제공되지 않습니다. 공개일은 가져오기 날짜가 아닙니다. 캐시로 인해 새 기록의 표시가 지연될 수 있습니다.
로컬 원본 출원인 필드에 이 전체 문자열이 포함된 기록을 검색합니다. 공동 명의나 더 긴 이름이 포함될 수 있으며 정확한 주체 검색이 아닙니다.
이 출원인 조건으로 특허 검색