CNIPA.AI
검색으로 돌아가기
기록

一种容变存储阵列测试装置

발명유효
7조회수
10청구항 · 1 독립항
§ Ⅰ

개요

발명자

许中广; 于庆东; 朱晨昕

IPC 분류

G11C 29/56 (2006.01)

本发明公开了一种容变存储阵列测试装置,属于半导体存储器件测试技术领域,包括待测阵列、开关矩阵、ADC模块、高速脉冲DAC模块和基于ZYNQ平台的控制逻辑模块;所述待测阵列与所述ADC模块通信连接;待测阵列与所述高速脉冲DAC模块连接;基于ZYNQ平台的控制逻辑模块包含处理系统PS和可编程逻辑模块PL;ADC模块的输出端与可编程逻辑模块PL连接;可编程逻辑模块PL与开关矩阵连接;可编程逻辑模块PL与高速脉冲DAC模块通信连接;基于ZYNQ平台的控制逻辑模块与上位机通信连接。本发明实现高度集成与协同,提高了系统的高灵活性与可编程性,极大提升了测试效率;保证了高性能与高精度,降低成本,增加性价比。