一种基于MLIR的多模块加速器组合调度方法

本发明涉及一种基于MLIR的多模块加速器组合调度方法，属于MLIR编译优化与专用硬件加速器设计交叉技术领域。本发明具体是一种通过自定义dialect实现多模块加速器组合调度的自动化方法，适用于FPGA/ASIC加速器设计，支持小组协同开发，适配深度学习与科学计算场景。本发明通过设计领域专用自定义方言SchedRes‑Dialect，实现了硬件加速器中多个模块的组合调度自动化与协同设计。