검색으로 돌아가기
기록
集成电路系统及用于形成集成电路系统的方法
발명유효
20청구항 · 4 독립항
§ Ⅰ
개요
발명자
陈洁薇; 罗双强; S·拉贾拉贾恩; C·豪德; M·托鲁姆; D·H·威尔士
IPC 분류
H10B 43/27 (2023.01)H10B 43/35 (2023.01)H10B 43/50 (2023.01)H10B 43/10 (2023.01)H10B 41/27 (2023.01)H10B 41/35 (2023.01)H10B 41/50 (2023.01)H10B 41/10 (2023.01)
本公开涉及集成电路系统及用于形成集成电路系统的方法。一种集成电路系统包括堆叠,所述堆叠包括从阵列区延伸到阶梯区中的竖直交替的绝缘层面与导电层面。所述楼梯的个别踏面包括所述导电层面中的一者的导电材料。导电通路从所述个别踏面中的一者正上方,穿过所述个别踏面中的一者并在所述个别踏面中的一者正下方延伸到所述堆叠的底部。所述导电通路包括直接电耦合到所述一个个别踏面的所述目标导电层面的导电材料的导体材料。所述一个个别踏面的所述目标导电层面的所述导电材料不位于紧贴在所述一个个别踏面下方的所述导电层面中的所述导电材料正上方。公开其它实施例,包含方法。