堆叠电容、半导体器件及堆叠电容的制备方法

本申请提供一种堆叠电容、半导体器件及堆叠电容的制备方法。堆叠电容包括基层介电层以及位于基层介电层一侧的电容主体，电容主体包括导电层及间隔介电层。在第一方向上，多层导电层包括依序交替的第一子导电层和第二子导电层。堆叠电容具有沿第二方向排布的第一连接区、导电层叠区及第二连接区。第一子导电层的第一平直部位于第一连接区内，第一子导电层的第二平直部位于导电层叠区内。第二子导电层的第一平直部位于第二连接区内，第二子导电层的第二平直部位于导电层叠区内。各导电层的第二平直部远离第一平直部的一端包括过渡段，自第一平直部指向第二平直部的方向，过渡段远离基层介电层的表面与基层介电层之间的距离逐渐减小。