一种基于微操作融合方法的高性能处理器芯片

本申请公开了一种基于微操作融合方法的高性能处理器芯片，涉及处理器微架构领域，该高性能处理器芯片在流水线结构中加入了融合缓存单元，该融合缓存单元专门用于存储译码单元已经处理过的微操作融合对的标识信息及其下一周期微操作，该处理器芯片在处理循环指令段的过程中，在译码单元内的融合单元基于微操作融合方法对原始微操作融合后，会从融合缓存单元中读取该微操作融合对的下一周期微操作，并与译码单元本周期产生的微操作一起传输给流水线结构的下一级单元，从而可以有效提高处理器芯片后端资源利用率，且融合缓存单元命中时，其中的微操作被提前一周期传递给下一级单元，加快了指令执行速度，进而提升处理器性能。