검색으로 돌아가기
기록
基于FPGA的MDP VERIFY硬件加速器及其方法
발명알 수 없음
1조회수
10청구항 · 2 독립항
§ Ⅰ
개요
IPC 분류
G06F 9/50 (2006.01)G06F 9/48 (2006.01)G06F 30/347 (2020.01)G06F 30/343 (2020.01)G06F 13/40 (2006.01)G06F 15/78 (2006.01)
本发明提供一种基于FPGA的MDP VERIFY硬件加速器及其方法，涉及集成电路制造EDA技术领域，加速器包括Host端和FPGA加速卡，通过PCIe总线连接；FPGA加速卡包含片上Section调度与分发器、处理单元阵列、归并网络和存储器；每个处理单元采用多级流水线，包括数据获取与解码、坐标变换与对齐、布尔运算和后处理。处理单元阵列支持Section级分布式并行处理，布尔运算级采用脉动阵列并支持优化XOR优先路径与安全路径的自动切换，配合45度斜边实时检测实现高性能与高精度平衡；还支持FRACTURE+VERIFY流水线加速模式和嵌入式规则语句混合处理，本发明相比纯CPU实现可实现多倍加速。