数据缓冲区切换方法、芯片及系统

本申请涉及集成电路技术领域，公开了一种数据缓冲区切换方法、芯片及系统。在模型加载阶段，为需要切换数据缓冲区的张量分配多个虚拟地址及对应的物理地址，并在SMMU页表中预先建立所有虚拟地址到物理地址的地址映射关系，SMMU页表在模型加载时确定并保持不变；在任务派发阶段，将模型的地址槽存入计算核心的内部存储单元；在任务执行阶段，当需要切换数据缓冲区时，将系统内存中地址槽的虚拟地址替换为切换后的数据缓冲区所对应的虚拟地址；计算核心从系统内存中重新获取地址槽并存入内部存储单元，以基于切换后的虚拟地址访问对应的数据缓冲区。本申请避免了TLB失效导致的性能抖动，提高了地址翻译效率，满足高帧率实时场景需求。