一种电力载波通信芯片的FPGA原型验证系统及验证方法

本发明主要涉及一种电力载波通信芯片的FPGA原型验证系统，包括数字前级收发单元、数模/模数转换单元、接收符号处理单元、发送速率适配单元及接收速率适配单元。发送路径中，数字前级收发单元的输出经发送速率适配单元升频后送至数模转换单元；接收路径中，模数转换单元的输出经数字前级收发单元处理后，由接收速率适配单元降频送至接收符号处理单元。接收速率适配单元支持多通道同步处理，在任一通道检测到同步起始信号时，联动触发所有通道进行降频处理。本发明实现了对更高工作速率目标芯片的全功能、高性能原型验证，以较低硬件成本达成高质量验证。