基于FPGA与ARM架构的自组网时钟同步方法和系统

本发明涉及基于FPGA与ARM架构的自组网时钟同步方法和系统，属于无线自组网通信技术领域。方法包括：系统初始化后，FPGA侧按预设时隙长度循环维护本地时钟计数值，计数达到单时隙阈值时向ARM侧发送时隙中断信号，ARM侧响应中断更新本地时隙序号；FPGA侧接收无线广播帧并校验通过后锁存相关数据，于时隙交替的空闲间隙将数据同步更新至映射寄存器并触发数据就绪中断；ARM侧读取数据识别同步父节点，计算时钟校准差值并对齐时隙序号后下发，FPGA侧于下一时隙预设时段调整本地时钟计数值。本发明适配TDMA时隙周期特性，保障软硬件交互数据一致性与时隙调度确定性，兼顾同步精度与业务传输稳定性。