一种基于动态异构冗余架构的原生安全芯片及设计方法

本发明公开了一种一种基于动态异构冗余架构的原生安全芯片及设计方法，属于芯片内生安全技术领域。本发明采用“一核三引擎两平面”顶层架构，搭建八大核心功能模块，依托2D‑Mesh NoC片上网络实现高速互联。芯片内置多类型四维物理异构执行体阵列，结合硬件真随机动态调度、多模裁决与负反馈演化闭环机制，将DHR内生安全策略硬件原语化。本发明解决了传统安全防护易被绕过、存在共模缺陷、吞吐延迟性能差的技术痛点，可有效抵御未知漏洞、后门及APT攻击。本发明可适配AI跨境数据流转、高速流式数据检测场景，支持多形态部署，兼具高安全性、高吞吐与低延迟优势，具备良好的量产落地与场景适配能力。