沟槽隔离及半导体器件的制备方法

本发明提供一种沟槽隔离及半导体器件的制备方法，在沟槽的制备方法中，使用第一垫氧化层、氮化物层、第二垫氧化层及有机介电层作为掩膜叠层结构，该掩膜叠层结构之间具有高的刻蚀选择比，可以保证图形的高精度转移，在此基础上，刻蚀半导体衬底过程中产生与氧化层材质接近的氧化物副产物，其会以第一垫氧化层为依附聚集点在有源区顶面位置以及上下产生聚集，且不论图形密集程度如何均会产生基本一致的聚集方式，同时该氧化物副产物聚集厚度较薄且较难刻蚀，所以在刻蚀半导体衬底时有源区关键尺寸的缩小变得缓慢，从而减少了图形不同密集程度区域有源区关键尺寸偏移的差值，同时还可消除图形稀疏区域的Double slop，降低有源区的CD Bias。