面向RISC-V着陆点拓展的高性能实现方法及系统

本申请涉及处理器体系结构与硬件安全技术领域，提供了一种面向RISC‑V着陆点拓展的高性能实现方法及系统。方法通过在指令译码重命名阶段维护推测期望着陆点状态；识别出满足着陆点期望条件的间接跳转或间接调用指令，将对应状态信息随指令写入重排序缓冲区；对间接跳转或间接调用指令的目标地址处第一条指令，结合着陆点校验使能状态选择输出正常译码结果、空操作结果、着陆点校验异常结果或着陆点指令执行结果；在指令提交阶段，更新控制状态寄存器中的架构期望着陆点状态；在流水线发生刷新时，恢复指令译码重命名阶段的推测期望着陆点状态。方法有效消除前端流水线停顿，降低控制流校验的性能损耗。