芯片输出阻抗的校准方法和装置

本申请涉及一种芯片输出阻抗的校准方法和装置。所述方法包括：交替固定待校准对象一端的目标配置码，遍历另一端的各配置码，通过待校准对象联合对端测量实体获取各配置码的实际阻抗，以迭代更新未被固定的一端的目标配置码，直至满足收敛条件；将最后一次迭代得到的所述待校准对象的两端的目标配置码，作为校准结果。采用本方法不依赖外部链路，提高校准准确性。