存储阵列、静态随机存储器、半导体封装结构及电子设备

本申请公开了一种存储阵列、静态随机存储器、半导体封装结构及电子设备，涉及半导体技术领域，存储阵列包括多个存储单元、多条第一位线和多条第二位线，存储单元中的FET的沟道的漏电通道沿第一方向延伸，第一位线和第二位线沿第二方向延伸。沿第二方向排布的多个存储单元中，每个第一访问FET的沟道与一条第一位线连接，每个第二访问FET的沟道与一条第二位线连接，第一位线和第二位线连接的各存储单元中的漏电通道的占比少，使得涌入第一位线和第二位线的漏电流整体较低，甚至漏电流的增加量可忽略不计，可以降低涌入第一位线和第二位线的漏电流，降低读写错误、提高读取速度、提高可靠性。