半导体存储器、非易失性存储器

本发明的一实施方式能够提供能够抑制芯片面积增加的半导体存储器、非易失性存储器。根据一实施方式，半导体存储器（100）包括：存储器组（MG），包括能够以3个以上的多个状态保持多位的数据的多个存储器元件（MC）；字线（WL），连接于多个存储器元件；及第1电路（121），将从外部控制器（200）接收到的1个外部地址变换为多个内部地址。存储器组能够保持的页面数据的第1页面尺寸比与外部地址对应的输入数据的第2页面尺寸小。