一种半导体外延结构和半导体器件

本发明实施例公开了一种半导体外延结构和半导体器件，半导体外延结构包括衬底、沟道层、帽层、势垒层和至少两层插入层，势垒层和至少两层插入层均位于沟道层和帽层之间；任意两层相邻的插入层之间间隔有一层势垒层；插入层至少包括第一插入子层，第一插入子层的材料包括AlN；沿沟道层指向帽层的方向，各插入层中第一插入子层的厚度递减。本发明实施例的技术方案可以优化极化电场和应力分布，提升器件的阈值电压稳定性、电子迁移率和击穿电压等性能。