검색으로 돌아가기
기록

半导体装置以及半导体装置的制造方法

발명알 수 없음
27조회수
19청구항 · 5 독립항
§ Ⅰ

개요

발명자

总田大辉

출원일

Apr 1, 2026

공개일

Oct 20, 2026

IPC 분류

H10D 30/63 (2025.01)H10D 30/01 (2025.01)H10D 62/10 (2025.01)H10D 62/60 (2025.01)

本公开的目的在于提供不仅能够改善导通电阻与耐压的平衡,而且能够提高同步整流时的最大单极电流的半导体装置以及半导体装置的制造方法。本公开的半导体装置具备:第一导电型的漂移层,其具有第一主面和与该第一主面对置的第二主面;第二导电型的多个第一杂质区域,它们设置于漂移层的第一主面侧;JFET区域,其设置于各第一杂质区域之间;第一导电型的第二杂质区域,其在JFET区域内,设置为与各第一杂质区域的一部分重叠;以及第一导电型的多个第三杂质区域,它们在连接第一主面和第二主面的深度方向上,在各第一杂质区域的至少一部分在比第一杂质区域的杂质浓度峰值深的位置具有杂质浓度峰值。