半导体测试结构及其制作方法、测试方法

本申请实施例提供了一种半导体测试结构及其制作方法、测试方法。所述半导体测试结构包括衬底和测试单元，所述测试单元包括至少一对有源区、栅极结构、层间介质层和多组接触孔结构；所述有源区设于所述衬底中，所述栅极结构设于所述衬底上，所述层间介质层覆盖于所述衬底和所述栅极结构上，每一组所述接触孔结构贯穿所述层间介质层，并与对应的一个所述有源区接触；其中，所述一对有源区接触的两组所述接触孔结构与所述栅极结构之间的距离具有设定距离差，且所述一对有源区接触的两组所述接触孔结构分别连接于第一测试电极和第二测试电极，所述栅极结构连接于第三测试电极。所述半导体测试结构及其制作方法、测试方法可以有效减少测试时间。