CNIPA.AI
검색으로 돌아가기
기록

PHASE-LOCKED LOOPS (PLL), INCLUDING TIME-TO-DIGITAL CONVERTER (TDC) GAIN CALIBRATION CIRCUITS AND RELATED METHODS

발명심사 중
2조회수
§ Ⅰ

개요

발명자

LU, Ping; PANDITA, Bupesh; CHEN, Minhan

출원일

Feb 19, 2024

공개일

Jan 6, 2026

IPC 분류

G06FH03LH03L

CPC 분류

G06FG06FH03LH03L