一种系统化封装芯片的连接测试电路

本申请涉及芯片测试技术领域，特别是涉及一种系统化封装芯片的连接测试电路，该电路包括：第一芯片、第二芯片，其中，所述第一芯片包括第二接口、第三接口和A个第一连接单元，所述第二芯片包括A个第二连接单元，将第一芯片和第二芯片之间的连接关系通过一条通路进行连接测试，能够快速有效地确定第一芯片和第二芯片之间的连接是否存在异常，从而准确测试芯片之间连接的有效性，保证第一芯片和第二芯片之间没有因片间互联、封装等生产流程上的缺陷而造成互联失效，进而提高系统化封装场景下测试子模式进入的可靠性。