加速处理器同步方法、交换机、同步系统及计算机设备

本申请涉及一种加速处理器同步方法、交换机、同步系统及计算机设备。通过在加速处理器协同架构的互联交换机中设置全局同步单元，因此，待同步加速处理器在执行到同步任务点的情况下，可以基于原子操作向互联交换机发送对同步信号量地址中的同步信号量的更新请求，以指示加速处理器可以根据更新请求执行原子操作以更新同步信号量。进而待同步加速处理器可以获取更新后的同步信号量，并在确定更新后的同步信号量满足预设条件的情况下，确定同步完成。由于互联交换机具有高带宽、低延迟的特性，因此，各加速处理器通过访问互联交换机进行全局同步而无需经过CPU或复杂的拓扑跳转，因此，能够显著降低延迟，提高同步实时性。