逻辑路径的延时级别检测方法、电子设备及存储介质

本发明属于电子设计自动化技术领域，并提出了逻辑路径的延时级别检测方法、电子设备及存储介质，该方法包括：获取待检测的电路设计，设置电路设计的检测起点和检测终点，并创建检测起点对应的起始点和延时级别，起始点用于指代检测起点，检测起点对应的延时级别为预设的默认值；从检测起点开始，沿信号传播方向对电路设计进行遍历，并在遍历的过程中将起始点和延时级别在电路设计中进行传播，直至得到检测终点对应的起始点和延时级别，检测终点对应的延时级别为默认值与从检测终点对应的起始点到检测终点的逻辑路径中逻辑门的预设延时级别之和。本发明能够快速高效地检测出电路设计中各逻辑路径的延时级别。