一种存储控制器通用验证方法、系统、设备及存储介质

本申请涉及一种存储控制器通用验证方法、系统、设备及存储介质，涉及原型验证技术领域。方法基于FPGA和外部DDR，其中方法包括：在FPGA中构建softmodel，在FPGA中构建BRAM激活行缓存池，根据存储控制器设置所述BRAM激活行缓存池的容量配置；根据FPGA的型号调用MIG核，根据所述外部DDR生成MIG核IP；利用存储控制器通过softmodel发送存储控制器读写验证指令，调用BRAM激活行缓存池和外部DDR通过MIG核IP执行存储控制器读写验证指令。本申请的技术效果是：更好地实现存储控制器的原型验证。