一种用于减小数字电路漏电电路

本申请提供了一种用于减小数字电路漏电电路，本申请通过将PMOS器件的衬底电压进行偏置，使其电压高于第一电源的电压，增加背栅效应使得PMOS的阈值电压增大以降低漏电，同时将NMOS管组的源极连接的第一接地端的电位抬高，使其高于第二接地端电位，这样NMOS管组的衬底和源极之间的电位差也为负数，同样可以使NMOS管组的阈值电压增大，这种方式可以保证整个数字电路本体工作在安全电压的范围，不会面临这个电路被击穿风险。