一种基于RISC-V自定义扩展指令的LDPC译码加速方法及装置

本发明公开一种基于RISC‑V自定义扩展指令的LDPC译码加速方法及装置，该方法从软件无线电平台OAI中提取低密度奇偶校验码LDPC代码；对提取的所述低密度奇偶校验码LDPC代码进行译码性能分析，确定LDPC译码过程中的性能瓶颈模块；基于RISC‑V指令集架构的开放特性，对步骤二确定的所述性能瓶颈模块设计RISC‑V自定义扩展指令；采用仿真平台对步骤三设计的所述RISC‑V自定义扩展指令进行优化效果验证与评估。本发明优化了LDPC译码过程中的内存访问与分支处理，提高访存效率。