用于测量互连线路的时延的系统以及方法

本公开提出了用于测量互连线路的时延的系统，其包括互连线路、第一FPGA、以及第二FPGA。第一FPGA被配置为在边沿触发的第一时刻将消息经由互连线路发送到第二FPGA。第二FPGA被配置为接收消息并确定接收时的计数器值，对消息延时直到边沿触发的第二时刻，边沿触发的第二时刻所对应的计数器值为接收时的计数器值与预定整数值之和。第二FPGA基于边沿触发的第一时刻对应的计数器值、接收时的计数器值、第二FPGA对所述消息的延时时间、预定整数值、以及相邻计数器值的时间间隔来确定互连线路的时延。通过FPGA内部的数字逻辑功能在加上延时单元的配合，可以精准地测量出互连线路的延时。