低电磁干扰的功率半导体器件

本发明涉及一种低电磁干扰的功率半导体器件。其包括有源区，分布于半导体基板的中心区，包括若干呈并列分布的元胞，其中，每个元胞包括一个元胞沟槽，所述元胞沟槽贯穿有源区内的第二导电类型阱区，且在每个元胞沟槽内均填充有沟槽栅；在有源区内，至少在一个元胞的一侧设置沟槽隔断单元，所述沟槽隔断单元与所述元胞内元胞沟槽的一侧壁接触，以利用所述沟槽隔断单元将元胞沟槽与对应一侧的第二导电类型阱区隔离；所有元胞内的沟槽栅均与半导体基板正面上方的正面第一电极金属电连接。本发明能在保持反馈电容的情况下，降低功率半导体器件的输入电容，从而降低功率半导体器件开通时的电磁干扰以及对负载的电压应力。