検索に戻る
案件記録

一种JFET器件及其制造方法

発明有効
9請求項 · 2 独立
§ Ⅰ

案件概要

IPC分類

H10D 30/83 (2025.01)H10D 30/01 (2025.01)H10D 62/832 (2025.01)H10D 64/27 (2025.01)H10D 64/66 (2025.01)H10D 64/68 (2025.01)

本发明涉及半导体技术领域,公开了一种JFET器件及其制造方法,其包括衬底(104),衬底(104)上形成栅极沟槽,衬底(104)上注入有源极N+区(106)和位于栅极沟槽侧壁的栅极P区(105),栅极P区(105)、源极N+区(106)上设有栅极合金层(107)和源极合金层(108),还包括位于沟槽侧壁上的栅极‑源极介质层B(110),沟槽底部电镀填充有栅极导电介质(201),栅极导电介质(201)上还填充有栅源介质层(209),还包括分别位于器件顶部和底部的源极金属(102)和漏极金属(103)。本申请以灵活调节电镀的电流大小、溶液配比等方式来实现栅极沟槽的良好填充,具有较强的导电能力、提升体二极管续流能力,减小了系统成本。

外部リソース