针对顶部逻辑半导体系统的直通电力输送

本申请涉及针对顶部逻辑半导体系统的直通电力输送。半导体系统可经配置有直通堆叠的半导体组件(例如，通过一或多个存储器堆叠)的电力输送导体的二维图案，从而向与所述堆叠接合的逻辑组件提供更分布式的电力输送。所述电力输送导体可包含绕过所述堆叠的电路系统的穿衬底通路，且因此可经分配用于向所述逻辑组件提供电力。此类技术可与重布组件组合，例如封装衬底或中介层(例如，在异构堆叠中与所述逻辑组件相对)，所述重布组件可包含从所述半导体系统的表面处的相对较少互连件(例如，用于焊料互连)转换为与所述堆叠接合的表面处的相对较多互连件(例如，用于混合接合互连)的重布导体。