検索に戻る
案件記録
功率半导体封装
発明有効
10請求項 · 1 独立
§ Ⅰ
案件概要
発明者
陈彦玮; 苏志仁
IPC分類
H10W 70/60 (2026.01)H10W 70/66 (2026.01)H10W 74/10 (2026.01)H10W 40/22 (2026.01)H10W 72/59 (2026.01)H10W 74/01 (2026.01)
一种功率半导体封装,包括一基板;一芯片,所述芯片通过一双层烧结银接合结构固定至所述基板;以及一环氧模塑料,其至少模封所述芯片及所述双层烧结银接合结构的一部分。所述双层烧结银接合结构包括一第一烧结银层,位于所述基板上;以及一第二烧结银层,位于所述第一烧结银层上且所述芯片位于所述第二烧结银层上。所述第一烧结银层具有低于5%的低孔隙率,且所述第二烧结银层具有小于20GPa的低杨氏模量。
外部リソース