处理器与重定时器的通信方法、电子设备及可读存储介质

本申请公开了一种处理器与重定时器的通信方法、电子设备及可读存储介质，涉及通信技术领域，包括：将处理器收信端和重定时器的双向建链过程拆解成重定时器发第一信号、处理器发第二信号两个独立阶段，每个阶段有明确传输方向与检测主体，能实时检测信号接收状态，精准定位异常环节。还为两阶段异常分别设计修复措施：处理器收信端收不到第一信号，就复位并重新初始化它；重定时器收不到第二信号，由基板管理控制器重启其系统侧收信端。这样减少对正常组件干扰，解决了相关方法异常处理粗糙、恢复成本高的问题，提升建链效率和系统资源利用率。