基于UVM的芯片验证方法、装置、设备及存储介质

本申请适用于电子设计自动化领域，提供一种基于UVM的芯片验证方法、装置、设备及存储介质，其中方法包括：将低层次验证环境下的测试平台中与低层次待测设计相关的硬件接口层代码封装为包装模块；将用于验证所述低层次待测设计的整个UVM环境组件封装于UVM包中，并在所述包装模块中设置关联所述UVM包的环境启动代码；在高层次验证环境中，将所述包装模块绑定至高层次待测设计中与所述低层次待测设计相对应的待测设计实例；在所述高层次验证环境下的测试平台实例化所述包装模块，由所述环境启动代码访问所述UVM包构建低层次UVM环境，以对所述待测设计实例进行验证。该方案提升验证环境的复用易用性，减少额外的编码与集成成本。