eFuse存储电路及其控制方法、设备、存储介质

本申请提出一种eFuse存储电路及其控制方法、设备、存储介质。该eFuse存储电路包括：eFuse存储阵列，与多条字线和多条位线分别连接；第一编码器，通过字线与eFuse存储阵列连接，以选定目标行的存储单元；第二编码器，用于输出对目标行的存储单元进行读写的访问信号；开关单元，与第二编码器连接；感应放大器，与开关单元连接，以通过开关单元建立与第二编码器之间的路径，其中，在烧写操作时，开关单元导通模拟电源与感应放大器之间的路径；在读取操作时，开关单元导通数字电源与感应放大器之间的路径；感应放大器用于对访问信号进行放大，并通过位线与eFuse存储阵列连接。基于此，本申请可以减小电路版图面积。