适用于内存的基于概率的纠错方法、设备及系统

本发明公开了适用于内存的基于概率的纠错方法、设备及系统，属于内存可靠性领域，包括：S1：从内存Bank中读出128bit数据及相应的校验位后，决定是否绕过OD‑ECC阶段，若是，则转入S3；否则，转入S2；S2：利用OD‑ECC阶段的纠错码及相应的校验位对所读出的数据进行检错和纠错，转入S3；S3：利用RL‑ECC阶段的纠错码及相应的校验位对所读出的数据进行检错和纠错；其中，绕过OE‑ECC阶段的概率P等于内存Bank中不可纠正错误所占的比例。本发明能够在应用纠错码技术提升DRAM可靠性的同时，在纠错性能与系统开销之间取得平衡。