一种优化高频差分时钟信号占空比电路

一种优化高频差分时钟信号占空比电路，涉及数字电路技术领域，包括可配置延时的开关产生电路、高速差分时钟信号逻辑电路，其中配置延时的开关产生电路通过两个触发器和延时模块产生一个开关信号S，控制高速差分时钟信号逻辑电路中两组反相器INV7和INV8、INV9和INV10的开启或关闭。本发明通过数字信号控制的方式，对高频差分信号的占空比进行调节，解决了差分时钟信号在高速工作时，受信号路径不对称、耦合噪声、电源噪声、接收器阈值偏移等因素的影响，导致时钟占空比失真的问题，当其受这些因素影响时，可以通过开启边沿加强电路的方式，使得差分时钟占空比得到很好的优化，尽量维持在理想的50%左右。