検索に戻る
案件記録

一种死区时间设置电路、PCB板及芯片

発明有効
1閲覧数
9請求項 · 3 独立
§ Ⅰ

案件概要

発明者

冯宇翔; 何嘉雯; 冯可馨; 谢颖熙; 郭家杰

IPC分類

H03K 5/01 (2006.01)

本发明涉及电子技术领域,其公开了一种死区时间设置电路、PCB板及芯片,包括高侧输入单元、低侧输入单元和整形单元;所述高侧输入单元、所述低侧输入单元及所述整形单元相互电性连接;高侧输入单元和低侧输入单元对输入信号进行延迟及逻辑运算处理,能够在设定死区时间的同时,对输入信号进行逻辑层面的整合优化,为生成稳定的前置驱动信号奠定基础;接着,整形单元对经上述两个单元处理后得到的前置驱动信号进行整形,可有效消除前置驱动信号中的瞬时错误电平,从而输出稳定的驱动信号,保证了驱动信号的稳定性。

外部リソース