LDMOS器件及其制备方法

本申请提供一种LDMOS器件及其制备方法，其中在制备方法中，通过在在第一导电类型的主外延层中的沟槽中依次形成第一内芯结构、第一子外延层、第二内芯结构、第二子外延层、第N内芯结构和第N子外延层直至填充满整个沟槽，其中，N为大于等于2的整数。本申请在第一导电类型的主外延层中的每个沟槽中均设置交错堆叠的第二导电类型的内芯结构和第一导电类型的子外延层，通过多层堆叠的第二导电类型的内芯结构对器件进行电场调制，第一、第二至第N内芯结构的掺杂浓度可根据需求调节且均匀性可控，使漂移区能够充分耗尽，在改善器件耐压的同时，显著降低器件的导通电阻。