検索に戻る
案件記録

一种多芯片模块的封装方法

発明有効
10請求項 · 1 独立
§ Ⅰ

案件概要

発明者

周靓; 魏耀铖; 马晓波; 易昊玟; 张弘; 许志明

IPC分類

H10W 90/24 (2026.01)H10W 90/28 (2026.01)H10W 70/05 (2026.01)H10W 70/63 (2026.01)H10W 70/652 (2026.01)H10W 74/01 (2026.01)H10W 74/10 (2026.01)

本发明公开了一种多芯片模块的封装方法,属于多芯片模块封装技术领域,该方法是将中介层进行阶梯式多层堆叠形成中介体,使每一个中介层露出具有高集成电路的互连台面,再将芯片作多层叠装,并使具有高带宽内存的每一个高带宽内存芯片都能与所对应中介层的互连台面搭接互连,将中介体直接或间接安装在基板上。这样,将原来平铺在一个中介层上的芯片改为在中介体上作立体堆叠,大大减小了多芯片模块的面积,使多芯片模块在很多应用环境更具有适应性。同时,中介体的厚度、强度远大于单薄的芯片层,具有更强的抗翘曲的整体性、稳固性,能够更有效的抑制与之结合的基板等封装体的翘曲,避免内部电路互连失效而使多芯片模块报废。

外部リソース