支持跨层级连测试与单芯粒自测试的3D结构芯粒测试布局设计方法

本发明提出了支持跨层级连测试与单芯粒自测试的3D结构芯粒测试布局设计方法，所述方法包含以下步骤：a.设计3D堆叠芯粒的测试点布局，每层芯粒采用六边形排布方式，使1个层内测试PIN连接同层6个信号PIN；同时设置垂直测试通道，使每层的层内测试PIN通过垂直互连结构连接相邻层的对应测试PIN。本发明适配了3D堆叠的测试全覆盖，通过“层内六边形布局+垂直测试通道”，解决了3D结构中“层间信号难以测试”的痛点，实现层内、层间、跨芯粒信号的全场景覆盖。