一种处理器及数据处理方法

本申请公开了一种处理器及数据处理方法，涉及数据处理技术领域，该处理器包括处理器核、一级缓存单元和数据快速获取模块；处理器核用于获取到对一级缓存单元进行访问的指令，基于访问数据量确定对一级缓存单元进行访问的次数；并将指令及次数发送给数据快速获取模块；数据快速获取模块用于接收处理器核发送的指令及次数；基于次数及指令中的访问首地址，生成虚拟缓存块；虚拟缓存块包括与访问首地址对应的目标缓存块连续的多个缓存块；基于指令，对虚拟缓存块内的多个缓存块进行同步访问，以在指令为存储指令时将第一目标数据同步写入多个缓存块，或在指令为加载指令时从多个缓存块中同步读取第二目标数据，并发送至处理器核。