模型编排方法、装置、电子设备及存储介质

本公开提供一种模型编排方法、装置、电子设备、芯片及存储介质，方法包括获取存算一体芯片的内核上与存算单元对应的虚拟存算阵列的信息；其中，信息包括基于DAC配比和ADC配比所确定的尺寸信息和第一数量，DAC配比为存算单元的输入维度与DAC的数量之间的比值，ADC配比为存算单元的输出维度与ADC的数量之间的比值；将目标模型中各层网络权重根据尺寸信息进行切分，得到多个块；将多个块分别映射到第一数量的虚拟存算阵列上，得到目标模型的编排方案；其中，目标模型的编排方案至少包括并行执行的虚拟存算阵列，第一数量的虚拟存算阵列中的各虚拟存算阵列分别对应存算单元中执行各周期编号的DAC转换和周期编号的ADC转换。