面向三重稀疏矩阵乘法的硬件加速器、设备及其应用方法

本发明公开了一种面向三重稀疏矩阵乘法的硬件加速器、设备及其应用方法，本发明的硬件加速器包括依次相连的高带宽存储器HBM、交叉开关网络和片上处理单元，所述片上处理单元包括层次化缓存模块、全局控制器和多个计算片，每一个计算片包括RA计算阵列、TP计算阵列和局部控制器，其中RA计算阵列、TP计算阵列分别用于执行三重稀疏矩阵乘法中的前端运算T=R×A和后端运算C=T×P。本发明旨在解决传统通用处理器在处理三重稀疏矩阵乘法时因不规则内存访问、计算负载不均以及中间部分和结果激增而导致的巨量片外数据搬运、面临严重的性能与能效瓶颈的问题，提升三重稀疏矩阵乘法的计算性能和能效。