一种半导体器件的制备工艺

本发明提供一种半导体器件的制备工艺，涉及半导体技术领域。该半导体器件的制备工艺包括：主形成步：在衬底上形成基体结构，基体结构包括鳍部，鳍部、假栅部和外隔离墙；其中，鳍部包括自下而上交替堆叠的牺牲层和沟道层，且牺牲层的两端形成内墙空腔；沿远离假栅部的方向，外隔离墙的厚度大于预设厚度，预设厚度为成品半导体器件中外隔离墙的厚度；填充步：在内墙空腔内填充内墙层；外隔离墙刻蚀步：刻蚀去除第一加厚部；形貌修正步：以假栅部和外隔离墙为掩膜，对沟道层和内墙层进行图案化处理，内墙层的剩余部分作为内侧墙。该制备工艺中形成的内侧墙能够确保对源层和漏层的电学隔离作用，从而确保半导体器件的性能。