一种2D结构芯粒测试布局设计方法

本发明提出了一种2D结构芯粒测试布局设计方法。这种方法通过设计每个测试点用六边形排布方式，使用一个测试PIN连接六个信号PIN，以减少信号引出端；通过设计具有开关功能的测试电路，实现对每个测试PIN的独立控制。设计测试过程，根据测试电路的控制信号，实现单个chiplet自测试和级连测试，从而判断信号连通性。在这种设计方法下，测试PIN与相邻的信号PIN等距排列，通过对单个测试PIN进行控制，能够逐个进行测试，并通过单一chiplet自测试后实施级连测试，以提高测试效率和精确性。此外，这种设计方式采用六边形的方式进行芯粒布局，提升了信号管脚覆盖，减少了测试PIN数量，并且提升了同等面积下的信号传输效率。