高电源电压抑制比的带隙基准源、集成电路和电子设备

本申请提供了一种高电源电压抑制比的带隙基准源、集成电路和电子设备，涉及集成电路技术领域，基准源的第一级运放单元包括第一、二场效应管、输入对管、第一电阻、第一、二节点，第二级运放单元实现第一节点和第二节点电位相等，输入对管包括第一、二三极管。输出部分包括输出对管、第二电阻、第三、四节点，输出对管包括第三、四三极管，第三节点和第四节点分别与第一三极管和第二三极管的基极端电连接。根据第一电阻的阻值，第三节点与第一电阻的电流比为第一预设值。该基准源抑制运放部分的输入失调，且通过压降很小的第一电阻，实现运放部分与输出部分的电流之比为预设比例，为低电源电压情况下高PSR的带隙基准源，提供可行性方案。