一种FPGA芯片数据排序方法

本申请涉及FPGA芯片与数据处理技术领域，公开了一种FPGA芯片数据排序方法，包括对待排序数字数据集合进行预分析以确定其数据分布特征；根据该分布特征，生成非线性斜坡电压；将所述集合中的各数字数据并行转换为多个静态参考电压；并行地比较所述非线性斜坡电压与所述多个静态参考电压，并在电压穿越时生成对应的事件脉冲；利用全局计数器对所有生成的事件脉冲进行统一计数，并使用每一个事件脉冲独立地触发锁存所述全局计数器的当前计数值，以作为对应数字数据的排序秩；根据获取到的排序秩对所述数字数据集合进行重排。本发明能够根据数据分布自适应地优化排序过程，在实现极低排序延迟的同时，有效控制了硬件资源消耗。